Implémentation de l’algorithme AES pour le cryptage/décryptage dans une carte FPGA zynq / Toufik Mouzaoui 

Public ISBD Titre : Implémentation de l’algorithme AES pour le cryptage/décryptage dans une carte FPGA zynq Type de document : texte imprimé Auteurs : Toufik Mouzaoui, Auteur ; Iskander Chetouane, Auteur ; Ahmed Belhani, Directeur de thèse Editeur : CONSTANTINE [ALGERIE] : Université Frères Mentouri Constantine Année de publication : 2020 Importance : 86 f. Format : 30cm. Note générale : Une copie electronique PDF disponible au BUC. Langues : Français (fre) Catégories : Sciences de la technologie:Electronique Tags : réseaux mobiles  BSS  NSS Index. décimale : 610 Electronique Résumé : é Ce projet consiste à la conception et l’implémentation matérielle d’un des l’algorithmes utilisés pour le chiffrement et déchiffrement des données mobile dans LTE qui est AES sur un circuit FPGA. L’architecture utilisé a été optimisée pour réduire au minimum la consommation des ressources matérielles avec une vitesse d’exécution plus rapide. Cette architecture a été simulée, synthétisée sur le logiciel XILINX VIVADO et mise en application dans une carte FPGA ZYBO Z7 Zynq-7000. Diplome : Master 2 Permalink : https://bu.umc.edu.dz/master/index.php?lvl=notice_display&id=14808 Implémentation de l’algorithme AES pour le cryptage/décryptage dans une carte FPGA zynq [texte imprimé] / Toufik Mouzaoui, Auteur ; Iskander Chetouane, Auteur ; Ahmed Belhani, Directeur de thèse . - CONSTANTINE [ALGERIE] : Université Frères Mentouri Constantine, 2020 . - 86 f. ; 30cm. Une copie electronique PDF disponible au BUC. Langues : Français (fre) Catégories : Sciences de la technologie:Electronique Tags : réseaux mobiles  BSS  NSS Index. décimale : 610 Electronique Résumé : é Ce projet consiste à la conception et l’implémentation matérielle d’un des l’algorithmes utilisés pour le chiffrement et déchiffrement des données mobile dans LTE qui est AES sur un circuit FPGA. L’architecture utilisé a été optimisée pour réduire au minimum la consommation des ressources matérielles avec une vitesse d’exécution plus rapide. Cette architecture a été simulée, synthétisée sur le logiciel XILINX VIVADO et mise en application dans une carte FPGA ZYBO Z7 Zynq-7000. Diplome : Master 2 Permalink : https://bu.umc.edu.dz/master/index.php?lvl=notice_display&id=14808

Réservation

Réserver ce document

Exemplaires (1)

Code-barres	Cote	Support	Localisation	Section	Disponibilité
MSELE200078	MSELE200078	Document électronique	Bibliothèque principale	Mémoires	Disponible

Documents numériques

texte integré Adobe Acrobat PDF

---

1 (1 - 1 / 1)